VHDL

VHDL 문법, 오류 해결, 예제 코드

문법 정리

VHDL 문법 레퍼런스: 설계 단위부터 프로세스/타입/generate까지(단일 포스트)
2026.01.08 VHDL > 문법 조회 0
VHDL 문법 정리 (3): 클럭/리셋 템플릿, generate/generic, 구조 확장
2026.01.08 VHDL > 문법 조회 0
VHDL 문법 정리 (2): 타입/신호/변수, 동시·순차 문장, 프로세스
2026.01.08 VHDL > 문법 조회 0
VHDL 문법 정리 (1): 설계 단위와 기본 구조(entity/architecture)
2026.01.08 VHDL > 문법 조회 0

오류 해결 가이드

⚠️ Multiple signal drivers / Signal has multiple drivers
2026.01.08 VHDL > 오류 조회 0
⚠️ Generic parameter error
2026.01.08 VHDL > 오류 조회 0
⚠️ Port mismatch / Port connection error
2026.01.08 VHDL > 오류 조회 0
⚠️ Package/Library not found
2026.01.08 VHDL > 오류 조회 0
⚠️ Range constraint error / Index out of range
2026.01.07 VHDL > 오류 조회 0
⚠️ Incomplete sensitivity list / Missing signal in sensitivity list
2026.01.07 VHDL > 오류 조회 0
⚠️ Type mismatch / Type conversion error
2026.01.07 VHDL > 오류 조회 0
⚠️ wait statement not supported for synthesis
2026.01.07 VHDL > 오류 조회 0
⚠️ width mismatch
2026.01.07 VHDL > 오류 조회 0
⚠️ std_logic is not declared
2026.01.07 VHDL > 오류 조회 0
⚠️ inferred latch
2026.01.07 VHDL > 오류 조회 0
⚠️ [DRC MDRV-1] Multiple Driver Nets
2026.01.07 VHDL > 오류 조회 0

기타

4-Channel 병렬 SPI EEPROM에서 BRAM 로딩 설계
2026.01.12 VHDL 조회 0
FPGA에서 EEPROM 값을 BRAM/LUT로 로드하는 설계 고찰
2025.12.16 VHDL 조회 0
EEPROM(Flash) 컨트롤러와 BRAM 사이의 데이터 경로 설계
2025.12.16 VHDL 조회 0
FPGA에서 플래시 메모리와 BRAM을 어떻게 써야 하는가
2025.12.16 VHDL 조회 0